|
Crossbar同时宣布，已经在一家商业晶圆厂内开发出了可工作的Crossbar存储阵列，完整集成了单片电路CMOS控制器，从而迈出了投入实用的里程碑一步，而不仅仅是停留在幻灯片上。 目前，Crossbar已经完成了该原型的定性、优化，首款产品将会面向嵌入式SoC市场，并向SoC厂商开放技术授权，不过RRAM的适用范围极广，包括消费电子、手机、平板机、企业存储、固态硬盘、云计算、工业联网设备、损耗计算、安全支付等等，基本上NOR、NAND存在的地方都可以涉足。
Crossbar RRAM本身就是简单的三层式结构，所以能够进行3D堆叠，进一步扩大容量，而且兼容主流的CMOS制造工艺。
Crossbar宣称，相比于当今最先进的NAND闪存，这种新型存储技术能带来20倍的写入性能(140MB/s VS. 7MB/s)、10倍的可靠性和耐用性(125℃下十年VS. 85℃下一至三年)、1/20的功耗，而内核面积可以小一半还要多——官方数据是同样的25nm 8GB，NAND闪存需要167平方毫米，RRAM只需77平方毫米。
另外，NAND闪存在25nm工艺之后出现了严重的性能下滑、寿命缩短问题，RRAM则可以一路走到5nm甚至更远。 针对RRAM，IMEC主要瞄准基于铪/氧化铪的材料。IMEC研究所记忆体研究专案总监Altimime表示，他们之前研究过这些材料，目前这些材料展现出非常精确的层状架构设计，最佳化了dc/ac电气性能，并具备良好的R-off到R-on比。IMEC也认为它具有良好的开关机制，这与晶格中的氧空位(oxygenvacancies)运动有关。>> 存储单元及四层堆叠阵列图解读
Crossbar RRAM的每一个存储单元都放置在横竖交错的互连层中间，形成顶部金属电极、中间切换媒介、底部电极的结构，纳米粒子可以在中间形成上下联通的导电通路。
RRAM的高读写周期数，是该技术超越快闪记忆体的关键优势──快闪记忆体的耐受周期正随着晶片微缩而减少。在22nm节点，快闪记忆体的耐受周期大约低于10-4。这也是记忆体厂商竞相寻求下一代最新记忆体技术的主要原因。>> 简单的四层堆叠阵列分解 下图就是一个简单的四层堆叠阵列。最底部是CMOS控制器电路，因为就在存储阵列下方可以节省内核空间，也不需要大型的高压晶体管。中间部分是两个镀金属层，用于在控制器电路、存储阵列之间传输信号。
这结构感觉有点像英特尔的3D三栅极晶体管结构，看来“3D堆叠”有望成为未来芯片发展的方向啊。
在2010年时台湾层开发出最小的9纳米功能性电阻式内存(R-RAM)数组晶胞，容量比现在的闪存增大20倍，但耗电量却降低了200倍，应用这个技术在1平方厘米面积下，可以储存1个图书馆的文字数据，而且可再借立体堆栈设计，进一步提升容量，让信息电子产品的轻薄短小化有无限发挥的可能性。 随着可携式3C产品对体积越来越小以及容量越来越大的需求日益增加，如何能研发出体积更小、记忆量更大的内存，是全球研究人员努力的目标。希望通过技术的创新，我们可以有越来越多的可选择性。[返回频道首页] |
正在阅读：单芯片存1TB数据! 比闪存快20倍的新技术单芯片存1TB数据! 比闪存快20倍的新技术
2013-08-10 00:17
出处：PConline原创
责任编辑：xujian1
