|
4月23日，曙光基于龙芯3号的刀片服务器将会揭开神秘的面纱，龙芯的产业化之路也翻开了新的篇章，而对于龙芯这一饱含着中国人期待的产品，也进入了一个新的领域，在这个历史性的时刻，让我们再来回顾龙芯走过的历程，感受中国芯的跳动。 1、龙芯1号 2002年，龙芯1号的研制流片成功，标志着中国拥有了真正自主支持产权的处理器产品。 龙芯一号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核，采用类MIPS III指令集，具有七级流水线、32位整数单元和64位浮点单元。龙芯一号CPU IP核具有高度灵活的可配置性，方便集成的各种标准接口。 龙芯一号CPU IP核设计有可配置结构，可以定制出最适合用户应用的处理器结构。主要的可配置模块包括：浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合，浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件，用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域，并复用了浮点寄存器堆，媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。
龙芯一号内存管理部件有三种工作模式，即标准模式、直接映射模式和无映射模式。在标准模式下，TLB分为ITLB和DTLB两部分，每部分均由48项页表项组成，同时支持mapped和unmapped的从虚拟地址到物理地址的变换方式；TLB也可只进行直接映射，不使用CAM和RAM，以减小面积；而无映射模式下甚至可以去掉TLB，采用直连SRAM的形式实现访存。龙芯一号CPU IP核的Cache分为指令Cache和数据Cache，两部分独立配置，以4K为一路，可配置为4路、2路和0路。用户可根据应用需要，确定所需Cache的大小，甚至不使用Cache。协处理器接口为外部协处理器提供了一个高效率的接口。龙芯一号CPU IP核提供了两套可配置的处理器总线接口：AMBA接口和哈佛结构SRAM接口。
|
