简单的四层堆叠阵列分解 下图就是一个简单的四层堆叠阵列。最底部是CMOS控制器电路,因为就在存储阵列下方可以节省内核空间,也不需要大型的高压晶体管。中间部分是两个镀金属层,用于在控制器电路、存储阵列之间传输信号。 这结构感觉有点像英特尔的3D三栅极晶体管结构,看来“3D堆叠”有望成为未来芯片发展的方向啊。 在2010年时台湾层开发出最小的9纳米功能性电阻式内存(R-RAM)数组晶胞,容量比现在的闪存增大20倍,但耗电量却降低了200倍,应用这个技术在1平方厘米面积下,可以储存1个图书馆的文字数据,而且可再借立体堆栈设计,进一步提升容量,让信息电子产品的轻薄短小化有无限发挥的可能性。 随着可携式3C产品对体积越来越小以及容量越来越大的需求日益增加,如何能研发出体积更小、记忆量更大的内存,是全球研究人员努力的目标。希望通过技术的创新,我们可以有越来越多的可选择性。[返回频道首页] |
正在阅读:单芯片存1TB数据! 比闪存快20倍的新技术单芯片存1TB数据! 比闪存快20倍的新技术
2013-08-10 00:17
出处:PConline原创
责任编辑:xujian1
键盘也能翻页,试试“← →”键
本文导航 | ||
|